(19) **日本国特許庁(JP)**

(12) 公 表 特 許 公 報(A)

(11)特許出願公表番号

特表2005-520191 (P2005-520191A)

最終頁に続く


(43) 公表日 平成17年7月7日(2005.7.7)

| (51) Int. C1. ⁷ | FI | | | テーマコード (| |
|----------------------------|------------------------------|---------------------|-----------|------------|-------|
| GO9G 3/30 | GO9G | 3/30 | J | 3K007 | |
| GO9G 3/20 | GO9G | 3/30 | K | 50080 | |
| HO5B 33/14 | GO9G | 3/20 6 | 1 1 H | | |
| | G09G | 3/20 6 | 24B | | |
| | G09G | 3/20 6 | 4 1 D | | |
| | 審査請求 未 | 請求 予備審査 | 主請求 未請求 | (全 12 頁) 最 | 終頁に続く |
| (21) 出願番号 | 特願2003-575365 (P2003-575365) | (71) 出願人 | 503447036 | | |
| (86) (22) 出願日 | 平成14年9月19日 (2002.9.19) | | サムスン エレ | /クトロニクス カ | ンパニー |
| (85) 翻訳文提出日 | 平成16年9月7日(2004.9.7) | | リミテッド | | |
| (86) 国際出願番号 | PCT/KR2002/001783 | 大韓民国キョンギード、スウォンーシ、ヨ | | | |
| (87) 国際公開番号 | W02003/077229 | | ントンーク, マ | アエタンードン 4 | 16 |
| (87) 国際公開日 | 平成15年9月18日 (2003.9.18) | (74) 代理人 | 100089705 | | |
| (31) 優先権主張番号 | 2002/12510 | | 弁理士 社本 | 一夫 | |
| (32) 優先日 | 平成14年3月8日 (2002.3.8) | (74) 代理人 | 100076691 | | |
| (33) 優先権主張国 | 韓国 (KR) | | 弁理士 増井 | 忠弐 | |
| | | (74) 代理人 | 100075270 | | |
| | | | 弁理士 小林 | 泰 | |
| | | (74) 代理人 | 100080137 | | |

(54) 【発明の名称】有機エレクトロルミネッセンス表示装置及びその駆動方法

(57)【要約】

有機EL表示装置において、画素回路は、有機EL素子 、第1及び第2スイッチング素子、駆動用薄膜トランジ スタ及びキャパシタを含む。第1スイッチング素子は、 走査線に印加される選択信号に応答してデータ線に印加 されるデータ電圧をスイッチングし、第2スイッチング 素子は、補償線に印加される補償信号に応答して駆動用 薄膜トランジスタのゲートとドレインを接続する。駆動 用薄膜トランジスタは、第1スイッチング素子を通じて ゲートに入力されるデータ電圧に対応して有機EL素子 に電流を供給し、キャパシタは、駆動用薄膜トランジス タのゲートに印加されるデータ電圧を所定時間維持する 。この時、データ電圧を印加する前に補償信号を補償線 に印加して駆動用薄膜トランジスタのゲートとドレイン を接続してトランジスタの特性偏差を補償し、その後、 補償信号を遮断しデータ線にデータ電圧を印加する。こ のようにすれば、駆動用薄膜トランジスタの特性偏差を 補償することができる。



弁理士 千葉 昭男

弁理士 富田 博行

(74) 代理人 100096013

【特許請求の範囲】

【請求項1】

画像信号を示すデータ電圧を伝達する複数のデータ線、

選択信号を伝達する複数の走査線、

補償信号を伝達する複数の補償線、及び

隣接する2つのデータ線と隣接する2つの走査線によって定義される画素領域に各々形成される複数の画素回路

を含み、

前記画素回路は、

印加される電流の量に対応する光を発光する有機エレクトロルミネッセンス(EL) 素子、

前記走査線に印加される前記選択信号に応答して、前記データ線に印加される前記データ電圧をスイッチングするための第1スイッチング素子、

前記第1スイッチング素子を通じてゲートに入力される前記データ電圧に対応して、 前記有機 EL素子に電流を供給する第1薄膜トランジスタ、

前記補償線に印加される前記補償信号に応答して前記第1薄膜トランジスタがダイオード機能を行うようにスイッチングする第2スイッチング素子、及び

前記第1薄膜トランジスタのゲートに印加されるデータ電圧を所定時間維持するため の第1キャパシタ

を含む有機EL表示装置。

【請求項2】

前記データ電圧が前記データ線に印加される前に、前記補償信号が前記補償線に印加される請求項1に記載の有機EL表示装置。

【請求項3】

前記補償線に印加される前記補償信号が遮断された後に、前記データ電圧が前記データ線に印加される請求項2に記載の有機EL表示装置。

【請求項4】

R (赤)、G (緑)、B (青)の画素毎に、前記第1薄膜トランジスタに各々異なる電源電圧が接続される請求項1に記載の有機EL表示装置。

【請求項5】

前記第1キャパシタに直列に接続され、前記データ電圧が印加される間、前記第1薄膜トランジスタのゲートに印加される電圧を一定に維持するための第2キャパシタをさらに含む請求項1に記載の有機 E L 表示装置。

【請求項6】

前記第1スイッチング素子は、前記走査線に接続されるゲート及び前記データ線と前記キャパシタに各々接続される2つの端子を3端子として持つ第2薄膜トランジスタであり

前記第2スイッチング素子は、前記補償線に接続されるゲート及び前記第1薄膜トランジスタのゲート及びドレインに各々接続される2つの端子を3端子として持つ第3薄膜トランジスタである請求項1に記載の有機 E L 表示装置。

【請求項7】

前記第1薄膜トランジスタは第1導電タイプのトランジスタであり、前記第2及び第3薄膜トランジスタは第2導電タイプのトランジスタである請求項6に記載の有機EL表示装置。

【請求項8】

前記第2及び第3薄膜トランジスタは、互いに異なる導電タイプのトランジスタである 請求項6に記載の有機EL表示装置。

【請求項9】

前記第 $1 \sim$ 第3 薄膜トランジスタは、同じ電導タイプのトランジスタである請求項6 に記載の有機 E L 表示装置。

20

10

30

40

10

20

30

40

50

【請求項10】

複数のデータ線、前記複数のデータ線と交差する複数の走査線、及び隣接する2つのデータ線と隣接する2つの走査線によって画定される画素領域に各々形成され、有機エレクトロルミネッセンス(EL)素子に電流を供給する薄膜トランジスタを有する複数の画素回路を含む有機EL表示装置を駆動する方法において、

前記複数の画素回路のうちの特定の画素回路を選択する選択信号を前記走査線に印加するステップ、

前記走査線に平行な補償線を通じて、前記薄膜トランジスタがダイオード機能を行うようにスイッチングする補償信号を前記画素回路に印加するステップ、

前記補償信号を遮断し、前記データ線に画像信号を示すデータ電圧を印加するステップ 、及び

前記印加されたデータ電圧を前記薄膜トランジスタのゲートに伝達して前記有機 EL素子に電流を供給するステップ

を含む有機EL表示装置駆動方法。

【請求項11】

前記選択信号が前記補償信号よりも先に印加される請求項10に記載の有機EL表示装置駆動方法。

【請求項12】

前記選択信号が前記補償信号と同時に印加される請求項10に記載の有機EL表示装置駆動方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、有機エレクトロルミネッセンス(以下、ELと称す)表示装置とその駆動方法に関する。

【背景技術】

[00002]

一般に、有機 E L 表示装置は、蛍光性有機化合物を電気的に励起させて発光させる表示装置であって、 $M \times N$ 個の有機発光セルを電圧駆動あるいは電流駆動して映像を表現するようになっている。このような有機発光セルは、アノード(ITO)、有機薄膜、カソードレイヤ(metal)の構造を有している。有機薄膜は、電子と正孔の均衡を良くして発光効率を向上させるために、発光層(E M L)、電子輸送層(E T L)及び正孔輸送層(H T L)を含む多層構造からなり、さらに別の電子注入層(E I L)と正孔注入層(H I L)を含む。

このような構成の有機発光セルの駆動方式には、単純マトリックス方式(すなわち受動マトリックス方式)とTFTを用いる能動マトリックス方式がある。単純マトリックス方式は、正極と負極が直交するように形成し、ラインを選択して駆動するのに対し、能動マトリックス方式は、TFTとコンデンサを各ITO画素電極に接続し、コンデンサ容量によって電圧を維持させる駆動方式である。

[0003]

図11は、有機 E L 素子をTFTを用いて駆動するための従来の画素回路であって、N × M個の画素のうちの1つを代表的に示したものである。図11を参照すれば、有機 E L 素子 0ELDに駆動用トランジスタ 1Mbが接続され発光のための電流を供給する。駆動用トランジスタ 1Mbの電流量は、スイッチングトランジスタ 1Maを通じて印加されるデータ電圧によって制御される。この時、印加された電圧を一定期間維持するためのキャパシタ 1C がトランジスタ 1Mbのソースとゲートの間に接続されている。トランジスタ 1Maのゲートには走査線が接続され、ソース側にはデータ線が接続されている。

[0004]

このような構造の画素の動作を見ると、スイッチングトランジスタMaのゲートに印加される選択信号に基づいてトランジスタMaがオンになると、データ線を通じてデータ電圧V₀

ATAが駆動用トランジスタMbのゲート(ノードA)に印加される。そして、ゲートに印加されるデータ電圧 V_{DATA} に対応してトランジスタMbを通じて有機 E L 素子0ELDに電流が流れて発光が行われる。この時、有機 E L 素子に流れる電流は、次の式(1)の通りである。

$$I_{0 LED} = \beta / 2 \cdot (V_{CS} - V_{TH})^{2}$$

$$= \beta / 2 \cdot (VDD - V_{DATA} - V_{TH})^{2}$$
(1)

ここで、 I_{OLED} は有機 E L 素子に流れる電流、 V_{GS} はトランジスタMbのソースとゲートの間の電圧、 V_{TH} はトランジスタMbのしきい電圧、 V_{DATA} はデータ電圧、 β は定数値を示す。式(1)に示したように、図 1 1 に示した画素回路によれば、印加されるデータ電圧 V_{DATA} に対応する電流が有機 E L 素子のELDに供給され、供給された電流に対応して有機 E L 素子が発光する。この時、印加されるデータ電圧 V_{DATA} は、階調を表現するために一定範囲で多値を有する。

【発明の開示】

【発明が解決しようとする課題】

[0005]

ところが、このような従来の画素回路において、製造工程の不均一性のため、生じる薄膜トランジスタの特性偏差によってパネルの輝度が不均一になる問題点がある。

このような問題点を補償するために、追加の薄膜トランジスタを用いる画素回路が提案 されている。しかし、このような画素回路の場合、薄膜トランジスタの個数が増加して開 口率が減少し、低い階調でキャパシタの充電に長時間が要するという問題点がある。

本発明の技術的課題は、駆動用薄膜トランジスタの特性偏差を補償する画素回路を提供することにある。また、本発明はキャパシタの充電に要する時間を減らすことを技術的課題とする。

【課題を解決するための手段】

[0006]

このような課題を解決するために、本発明は、画素回路に補償用トランジスタを追加して形成する。

本発明の一特徴によれば、複数のデータ線、複数の走査線、複数の補償線及び隣接する2つのデータ線と隣接する2つの走査線によって画定される画素領域に各々形成される複数の画素回路を含む有機 E L 表示装置が提供される。データ線は、画像信号を示すデータ電圧を伝達し、走査線は選択信号を伝達し、補償線は補償信号を伝達する。

[0007]

この時、画素回路は、有機 E L 素子、第1及び第2スイッチング素子、第1薄膜トランジスタ及びキャパシタを含む。有機 E L 素子は、印加される電流の量に対応する光を発光する。第1スイッチング素子は、走査線に印加される選択信号に応答してデータ線に印加されるデータ電圧をスイッチングし、第2スイッチング素子は、補償線に印加される補償信号に応答して第1薄膜トランジスタのゲートとドレインを接続する。第1薄膜トランジスタは、第1スイッチング素子を通じてゲートに入力されるデータ電圧に対応して有機 E L 素子に電流を供給し、キャパシタは、第1薄膜トランジスタのゲートに印加されるデータ電圧を所定時間維持する。

[0008]

ここで、データ電圧がデータ線に印加される前に、補償信号が補償線に印加され、補償 線に印加される補償信号が遮断された後に、データ電圧がデータ線に印加されることが好 ましい。

また、R(赤)、G(緑)、B(青)の画素ごとに、第1薄膜トランジスタのソースに各々異なる電源電圧が接続されることが好ましい。

さらにまた、画素回路は、データ電圧が印加される間、第1薄膜トランジスタのゲート に印加される電圧を一定に維持するための第2キャパシタをさらに含むことができ、この 第2キャパシタは、第1キャパシタに直列に接続されることが好ましい。

[0009]

50

40

10

20

第1スイッチング素子は、走査線に接続されるゲート及びデータ線とキャパシタに各々接続される2つの端子を3端子として持つ第2薄膜トランジスタであり、第2スイッチング素子は、補償線に接続されるゲート及び第1薄膜トランジスタのゲート及びドレインに各々接続される2つの端子を3端子として持つ第3薄膜トランジスタであることが好ましい。

この時、第1薄膜トランジスタは、第1電導タイプのトランジスタであり、第2及び第3薄膜トランジスタは、第2電導タイプのトランジスタであることができる。もしくは、第1薄膜トランジスタは、第1電導タイプのトランジスタであり、第2及び第3薄膜トランジスタは、互いに異なる電導タイプのトランジスタであることができる。もしくは、第1~第3薄膜トランジスタが、同じ電導タイプのトランジスタであることができる。

[0010]

本発明の他の特徴によれば、このような有機 E L 表示装置を駆動する方法が提示できる。この駆動方法によれば、まず複数の画素回路のうちの特定の画素回路を選択する選択信号を走査線に印加する。そして、走査線に平行な補償線を通じて薄膜トランジスタのゲートとドレインを接続するようにスイッチングする補償信号を画素回路に印加する。次に、補償信号を遮断し、データ線に画像信号を示すデータ電圧を印加し、印加されたデータ電圧を薄膜トランジスタのゲートに伝達して有機 E L 素子に電流を供給する。

この時、選択信号を補償信号よりも先に印加したり、あるいは選択信号を補償信号と同時に印加することができる。

【発明を実施するための最良の形態】

 $[0\ 0\ 1\ 1\]$

以下、添付した図面を参照して、本発明の実施例を、本発明が属する技術分野における 通常の知識を有する者が容易に実施することができるように、詳細に説明する。しかし、 本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。

本発明の実施例による有機 E L 表示装置及びその駆動方法について、図面を参考にして 詳細に説明する。まず、図 1 を参照して本発明の実施例による有機 E L 表示装置について 説明する。

[0012]

図1は、本発明の実施例による有機 E L 表示装置の概略的な平面図である。図1に示したように、本発明の実施例による有機 E L 表示装置は、有機 E L 表示装置パネル100、走査ドライバ200及びデータドライバ300を含む。

走査ドライバ200は、走査線120に選択信号を印加する走査駆動部220及び補償線130に補償信号を印加する走査駆動部230を含み、データ駆動部300は、データ線110に画像信号を示すデータ電圧VDATAを印加する。

[0013]

以下、図2~図10を参照して、本発明の実施例による有機EL表示装置の画素回路について詳しく説明する。

図2は、本発明の第1実施例による画素回路の概略的な回路図であり、図3は、本発明の第1実施例による画素回路に対する駆動タイミング図である。図4Aは、本発明の第1実施例による画素回路における駆動用トランジスタの電流-電圧特性曲線と有機EL素子の電流-電圧特性曲線を示すものであり、図4Bは、一般的なトランジスタの電流-電圧特性曲線と有機EL素子の電流-電圧特性曲線を示すものである。

図2に示したように、本発明の第1実施例による画素回路140は、有機EL素子OELD、スイッチングトランジスタM1、補償用トランジスタM2、駆動用トランジスタM3及び

10

30

20

40

キャパシタC1、C2を含む。

有機 E L 素子0ELDは、印加される電流の量に対応する光を発光し、トランジスタM3は、電源VDDにソースが接続され、有機 E L 素子0ELDにドレインが接続され、ゲートに印加されるデータ線から供給されるデータ電圧に対応する電流を有機 E L 素子0ELDに供給する

[0014]

トランジスタM1は、走査線120に接続されたゲート、データ線110に接続されたドレイン及びキャパシタC1、C2の間のノードP1に接続されたソースを3端子として持ち、走査線に印加される選択信号SEL1に応答してデータ電圧 V_{DATA} をトランジスタM3に伝達する。トランジスタM2は、トランジスタM3のゲート及びドレインに各々ドレイン及びソースが接続され、ゲートが補償線130に接続されて補償信号SEL2に応答して、トランジスタM3の特性を補償する役割をする。

キャパシタC2、C1は、電源VDDとトランジスタM2のゲートの間に直列に接続されており、トランジスタM3のゲートに印加されるデータ電圧を一定期間維持する。キャパシタC2は、電源VDDとトランジスタM1のドレインの間に設けられる。

本発明の第1実施例による画素回路の動作を図3及び図4を参照して説明する。

図3に示すように、まず初期化ステップS1として、選択信号SEL1がハイレベルになりトランジスタM1がオン状態になれば、ノードP1の電圧がデータ電圧の初期電圧 V_{DATA_IN} 」に設定される。

[0015]

次に、補償ステップS2として、トランジスタM1 がターンオンされた状態で補償信号SEL2 がハイレベルになりトランジスタM2 がターンオンされると、トランジスタM3 はゲートとドレインが接続(ダイオード接続)されダイオードとして機能する。電源VDDと接地電圧の間の電流経路には2つのダイオードM3、0ELDが直列に接続され、ノードP2の電圧は、トランジスタM3 の特性によって決定される特性電圧 V_{C} となる。したがって、キャパシタC1には、ノードP1とノードP2の間の電圧差であるデータ電圧の初期電圧 V_{DATA_INI} と特性電圧 V_{C} の差(V_{DATA_INI} — V_{C})が保存される。

[0016]

しかし、従来のように、トランジスタM3のゲートとドレインが接続されない場合の一般的な電流-電圧特性曲線は、図4BのグラフG3、G4のように、ゲートとソースの間の電圧 V_{GS} の値によって大きい偏差が生じる。ここで、有機EL素子OELDの駆動条件が決定される地点におけるトランジスタM3の特性偏差による電流偏差は(I4-I3)になる。これは、前記のI2-I1よりも大きい値である。

[0017]

次に、データ電圧印加ステップ S 3 として、補償信号 SEL 2 をローレベルに設定してトランジスタ M 2 を遮断し、データ電圧を印加してトランジスタ M 3 を駆動する。この時、キャパシタ C 1 には補償ステップで特性電圧 V c が充電されているので、トランジスタ M 3 のスイッチング時間が減少する。トランジスタ M 3 が駆動すると、データ電圧に対応して、トランジスタ M 3 を通じて有機 E L 素子 O E L D に電流が流れて発光が行われる。

また、R (赤)、G (緑)、B (青)発光をする有機 E L 素子0ELDの特性は各々異なるので、トランジスタM3の面積と電源VDDの電圧をR、G、B の各々に対して独立に決定する必要がある。

[0018]

10

20

40

図2に示す本発明の第1実施例の画素回路では、スイッチングトランジスタM1及び補償用トランジスタM2をNMOS型トランジスタで、駆動用トランジスタM3をPMOS型トランジスタで表示したが、トランジスタM1、M2、M3として他の型のトランジスタを用いることもできる。以下で、このような実施例について図5~図10を参照して説明する。

[0019]

図5は、本発明の第2実施例による画素回路の概略的な回路図であり、図6は、本発明の第2実施例による画素回路に対する駆動タイミング図である。

図5に示すように、本発明の第2実施例による画素回路は、電流供給用トランジスタM1がPMOS型トランジスタで形成されている点を除いて、第1実施例による画素回路と同じである。このような第2実施例による画素回路に対する駆動タイミングは、図6に示すように、走査線を選択するための選択信号がローレベルになる点を除いて、第1実施例による駆動タイミングと同じである。

[0020]

図7は、本発明の第3実施例による画素回路の概略的な回路図であり、図8は、本発明の第3実施例による画素回路に対する駆動タイミング図である。

図7に示すように、本発明の第3実施例による画素回路は、補償用トランジスタM2がPMOS型トランジスタで形成されている点を除いて、第1実施例による画素回路と同じである。このような第2実施例による画素回路に対する駆動タイミングは、図8に示すように、補償用トランジスタM2を導通させるための補償信号がローレベルになる点を除いて、第1実施例による駆動タイミングと同じである。

[0021]

図9は、本発明の第4実施例による画素回路の概略的な回路図であり、図10は、本発明の第4実施例による画素回路に対する駆動タイミング図である。

図9に示したように、本発明の第4実施例による画素回路は、電流駆動用トランジスタM1及び補償用トランジスタM2がPMOS型トランジスタで形成されている点を除いて、第1実施例による画素回路と同じである。このような第2実施例による画素回路に対する駆動タイミングは、図10に示すように、走査線を選択するための選択信号及び補償用トランジスタM2を導通させるための補償信号がローレベルになる点を除いて、第1実施例による駆動タイミングと同じである。

第2~第4実施例による画素回路及びその駆動方法は、図2~図4を参照して、本発明の第1実施例の説明により本発明の属する技術分野における通常の知識を有する者が容易に理解できる内容であるので、重複する説明は省略する。

[0022]

このように、本発明の第1~第4実施例において、初期化ステップ、補償ステップ及び データ電圧印加ステップの3つのステップからなるが、初期化ステップは省略できる。

そして、本発明では、駆動用トランジスタM3として P M O S 型トランジスタを用いたが、駆動用トランジスタM3として N M O S 型トランジスタを用いても良い。 N M O S 型トランジスタを用いる場合の回路構成及び駆動は、本発明の第 1 ~第 4 実施例の説明により本発明の属する技術分野における通常の知識を有する者が容易に理解できる内容であるので、説明を省略する。

このように本発明によれば、駆動用薄膜トランジスタの特性偏差による輝度不均一性を補償することができ、キャパシタには補償ステップで電圧が充電されているので、トランジスタのスイッチング時間が減少する。

[0023]

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。

【図面の簡単な説明】

[0024]

10


20

30


10

- 【図1】本発明の実施例による有機EL表示装置の概略的な平面図である。
- 【図2】本発明の第1実施例による画素回路の概略的な回路図である。
- 【図3】本発明の第1実施例による画素回路に対する駆動タイミング図である。
- 【図4A】本発明の第1実施例による画素回路における駆動用トランジスタの電流-電圧特性曲線と有機EL素子の電流-電圧特性曲線を示すものである。・
- 【図4B】一般的なトランジスタの電流-電圧特性曲線と有機EL素子の電流-電圧特性曲線を示すものである。
- 【図5】本発明の第2実施例による画素回路の概略的な回路図である。
- 【図6】本発明の第2実施例による画素回路に対する駆動タイミング図である。
- 【図7】本発明の第3実施例による画素回路の概略的な回路図である。
- 【図8】本発明の第3実施例による画素回路に対する駆動タイミング図である。
- 【図9】本発明の第4実施例による画素回路の概略的な回路図である。
- 【図10】本発明の第4実施例による画素回路に対する駆動タイミング図である。
- 【図11】従来技術による有機 EL表示装置の画素回路の概略的な回路図である。

【図1】





【図2】



【図3】








【図 4 B】 14 13 電流 電流 (3)


【図5】

FIG.5




【図7】

FIG.7




【図6】

FIG.6




[図8]

FIG.8




[図9]

FIG.9




【図10】

FIG.10



【図11】

FIG.11



| | INTERNATIONAL SEARCH REPORT | | national application No. | | | | | |
|---|--|---|--------------------------|----------------|--|--|--|--|
| | | | PCT/KR02/017 | /83 | | | | |
| | SSIFICATION OF SUBJECT MATTER | | | | | | | |
| IPC7 G09G 3/30 | | | | | | | | |
| According to International Patent Classification (IPC) or to both national classification and IPC | | | | | | | | |
| B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) | | | | | | | | |
| IPC7G09G, H01J | | | | | | | | |
| Documentation KR:IPC as al | n searched other than minimum documentation to the sove | extent that such documents ar | e included in the f | ields searched | | | | |
| Electronic data base consulted during the intertnational search (name of data base and, where practicable, search terms used) WPI, PAJ, PATROM, KPA SINCE 1975 "COMPWNSAT*" SWITCH*" ORGANIC" "ILLUMI*" | | | | | | | | |
| C. DOCUMENTS CONSIDERED TO BE RELEVANT | | | | | | | | |
| Category* | Category* Citation of document, with indication, where appropriate, of the relevant passages | | | | | | | |
| Y | WO 1998/48403(SARNOFF CORP.) 29 OCT. 1998 WHOLE DOCUMENT | 1-12 | | | | | | |
| Y | WO 1999/48078(SEIKO EPSON CORPORATION) WHOLE DOCUMENT | 1-12 | | | | | | |
| Α | KR 2000-71301(NEC CORP.) 25 NOV. 2000 WHOLE DOCUMENT | 1-12 | | | | | | |
| | | | | | | | | |
| - Eusethan | documents are listed in the continuation of Pou C | See patent fami | ily appey | | | | | |
| Special of document to be of particular approximational filing date "L" document cited to expecial received document means | adocuments are listed in the continuation of Box C. ategories of cited documents: defining the general state of the art which is not considered articular relevence plication or patent but published on or after the which may throw doubts on priority claim(s) or which is stablish the publication date of citation or other ason (as specified) referring to an oral disclosure, use, exhibition or other published prior to the international filing date but later | "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevence; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevence; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family | | | | | | |
| that the priority date claimed Date of the actual completion of the international search Date of mailing of the international search report | | | | | | | | |
| 16 DECEMBER 2002 (16.12.2002) 16 DECEMBER 2002 (16.12.2002) | | | | | | | | |
| _ | ling address of the ISA/KR | Authorized officer | | - Table | | | | |
| Korean Intellectual Property Office 920 Dunsan-dong, Seo-gu, Dacjeon 302-701, Republic of Korea | | KIM, Joon Han | | | | | | |
| | 82-42-472-7140 (210 (second sheet) (July 1998) | Telephone No. 82-42-481 | -5675 | | | | | |

フロントページの続き

(51) Int.C1.⁷ F I テーマコード (参考) G O 9 G 3/20 6 4 2 J H O 5 B 33/14 A

(81)指定国 AP(GH,GM,KE,LS,MW,MZ,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE,SK,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ,EC,EE,ES,FI,GB,GD,GE,GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KP,KZ,LC,LK,LR,LS,LT,LU,LV,MA,MD,MG,MK,MN,MW,MX,MZ,NO,NZ,OM,PH,PL,PT,RO,RU,SD,SE,SG,SI,SK,SL,TI,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,YU,ZA,ZM,ZW

(74)代理人 100096068

弁理士 大塚 住江

- (72)発明者 チョイ、ベオムーラク大韓民国 135-968 ソウル、カンナムーク、ダエチ 1-ドン、サムスン・アパートメント 112-508
- (72)発明者 チョイ、ジューン-フー 大韓民国 120-768 ソウル、セオダエムン-ク、ヤンチェオンードン、サンホ・アパート メント 108-303
- (72)発明者 チャエ、チョンーチュル大韓民国 121-765 ソウル、マポーク、シンゴンドゥクードン、サムスン・アパートメント 102-1004
- (72)発明者 ミン, ウンーキュ 大韓民国 472-908 キュンギード, ナムヤンジュ市 , ワブーウプ, ドゴクーリ 101 2, ハンガン・ウースン・アパートメント 114-202
- (72)発明者 シン,キョンージュ大韓民国 449-904 キュンギード,ヤンギン市,キヘウンーウプ,ボラーリ 289-12,サムジェオン・セオンビ・マウル 102-504
- F ターム(参考) 3K007 AB17 AB18 BA06 DB03 GA00 GA04 5C080 AA06 BB05 CC03 DD05 EE29 EE30 FF11 JJ02 JJ03 JJ04 JJ05